芯片各层介绍--ILD（Inter Layer Dielectric层间介质层）

一，层间介质层定义

ILD（Inter Layer Dielectric），即层间介质层，是芯片内部用于隔离不同金属互连层的绝缘薄膜（绝缘材料层）。它像楼房中的“水泥楼板”一样，将不同楼层的“金属导线”隔开，并提供物理支撑和电气绝缘，确保信号不会在不同金属层之间发生短路或串扰。

可以借鉴下图中的绿色层。

没有ILD，现代芯片的复杂多层互连结构将无法实现。

ILD材料的发展史，就是一部不断追求更低介电常数（k值）以提升芯片性能的历史。

1. 传统材料：SiO₂（二氧化硅）

• k值： ~3.9 - 4.2

• 优点： 工艺成熟、绝缘性好、机械强度高、与硅工艺兼容性极佳。

• 缺点： 当芯片制程进入130纳米以下时，金属线间距不断缩小，使用SiO₂作为ILD带来的寄生电容（RC延迟）成为限制芯片速度的主要瓶颈。

2. 氟化SiO₂（FSG）

• k值： ~3.5 - 3.7

• 在SiO₂中掺入氟原子，略微降低了k值，是向Low-k材料过渡的初期选择。

3. Low-k 材料（低介电常数材料）

• 掺杂的有机/无机聚合物： 如SiOC(H)（碳掺杂氧化硅，又称CDO），通过引入碳和氢来取代部分氧，形成更疏松的网络结构。k值可降至2.7 - 3.0。

• 多孔Low-k材料： 在SiOC等材料中引入纳米级的气孔（空气的k=1），是进一步降低k值的最有效手段。k值可低至2.2 - 2.5，甚至更低。

• 为了应对RC延迟挑战，产业界开始研发并应用专门的Low-k材料。其降低k值的主要原理是降低材料密度和引入极性较弱的化学键。

• 常见Low-k材料类型：

• 挑战： 多孔材料带来机械强度下降（易在CMP和封装中开裂）、导热性差、工艺集成困难（如刻蚀和清洗时容易损伤）等问题。

  

三，ILD 在芯片制造流程：

1. 前道工序（FEOL） 完成晶体管制造。

2. 沉积第一层ILD（通常称为PMD - Pre-Metal Dielectric），覆盖在晶体管上。

3. 光刻、刻蚀出接触孔。

4. 沉积金属（钨），填充接触孔，形成触点（Contact），连接晶体管与第一层金属。

5. 化学机械抛光（CMP） 平坦化。

6. 沉积第一层金属间ILD（IMD - Inter-Metal Dielectric）。

7. 光刻、刻蚀出通孔（Via，连接上下金属层）和金属沟槽（Trench）。现代工艺常用双大马士革工艺，一次性刻蚀并填充通孔和沟槽。

8. 沉积阻挡层/籽晶层，然后电镀铜填充孔洞和沟槽。

9. CMP 去除多余的铜，形成平整的金属线。

10. 重复步骤6-9，逐层构建起完整的互连网络（现代高端芯片可有超过15层金属）。