电子集成技术,按层级可清晰划分为三大段:芯片级集成、封装内集成、PCB 板级集成,代表技术分别是 SoC、SiP 与 PCB(也称 SoP/SoB)。
芯片上的集成以 2D 为主,晶体管平铺在晶圆平面;PCB 板级集成同样以 2D 为主,元器件贴装在板面。二者都是典型的2D 集成。唯独封装内的集成形态最复杂、叫法最混乱,业界至今没有统一、清晰的分类标准。
为此,本文提出一套可落地、易区分、逻辑自洽的分类体系:以物理结构和电气连接为两大判据,把电子集成技术归纳为 5 类基板之上(组装级)+ 2 类基板之内(制造级),简称:电子集成(5+2)分类法。
所有集成形态,只看两点就能精准归类:
1,物理结构
2,电气连接
最终分为 7 类:
定义:所有芯片、无源器件都水平安装在基板同一上表面的集成方式。
物理结构
电气连接
典型应用:传统 MCM(多芯片模块)、大部分 2D 型 SiP、常规 PCB 板级集成。
特点:工艺最简单、最成熟,但面积占用大,不做垂直堆叠。注:基于 FOWLP 的集成(如 INFO)无实体基板,也归为 2D 集成。
定义:芯片垂直堆叠,但全部通过键合线连到基板,电气路径与 2D 一致,只是空间更省。
很多人把 “芯片堆叠” 直接叫 3D,其实并不准确:
3D 集成现在专指 TSV 直连;
传统引线堆叠只是结构上叠起来,电气依然要下到基板再互连。因此定义为:2D+ 集成。
物理结构:芯片在 XY 平面上方堆叠,部分芯片不接触基板;
电气连接:全部通过键合线汇到基板,再由基板完成互连。
典型应用:传统堆叠存储、PoP(Package on Package)等。
定义:芯片不直接贴基板,而是先贴在中介层上,由中介层完成芯片间互连,再连到基板。它是 “介于 2D 与 3D 之间” 的过渡方案,现实中不存在 2.5 维,但行业已通用此称呼。
物理结构
电气连接
两类主流结构:
带 TSV 的硅中介层
无 TSV 的中介层


定义:真正的芯片级垂直集成。与 2.5D 的核心区别:不再依赖中介层,直接在芯片上做 TSV 和 RDL,实现芯片 — 芯片垂直直连。
物理结构
电气连接
典型应用:同类型存储堆叠(DRAM Stack、3D NAND、FLASH Stack),以及异质芯片垂直集成。
前面 2D/2D+/2.5D/3D 有一个共同点:所有基板、芯片都互相平行,Z 轴同向向上。
4D 集成打破这一规则:多块基板不平行、Z 轴方向不同,形成空间角度布局,从而实现真正的 “立体构型”。
物理结构
电气连接
价值:突破平面堆叠限制,提升空间利用率、改善散热、满足气密性与特殊结构需求,在航空、航天、高可靠封装中尤其重要。4D 内部可同时包含 2D/2D+/2.5D/3D 等多种子结构。
以上 5 种都在基板表面组装,下面两种属于基板内部制造。
定义:在基板内部制作腔体(槽 / 孔),不穿透全部板层,可单层、可多级(腔中套腔),可开放可埋入。
作用:

也称平面埋置技术。把电阻、电容、电感等无源器件,通过印刷 / 蚀刻 / 填充工艺,直接做在基板表层或内层,实现 “无源无高度” 集成。
优势:

