混合键合：先进封装里那层看不见的连接

当芯片不再只靠单颗大芯片往前走，而是靠 Chiplet、3D IC 把多个芯片放到一起时，这些芯片之间的通信方案开始成为关键。

连接如果太远，带宽上不去；连接如果太少，I/O 不够用；连接如果太高、太粗、寄生参数太大，功耗和延迟也会恶化。先进封装如今已不只是把芯片包起来而已了，它开始决定芯片之间的距离。

一、U-Bumps的边界

先澄清一个事实，U-Bumps并不落后。倒装焊、2.5D 封装、HBM 堆叠里，凸点和微凸点仍是非常重要的连接方式。

这套路线之所以能长期存在，是因为它足够成熟，也足够工程化。凸点不仅表现出良好的导电性能，还能在芯片和基板之间提供一定的机械缓冲。对于几十微米甚至更大的互连间距来说，这是一套具有极高性价比的答案。

然而，互连间距持续微缩之后，工艺逐渐不只是“把焊点做小”这么简单。焊料体积变小以后，桥连风险、金属间化合物、空洞、共面性、翘曲和应力都变得敏感。焊点开始被嫌弃占掉太多空间和电气预算。到十微米附近，连接点自己就成了瓶颈。

二、Hybrid-Bonding

混合键合想要实现的，就是把这颗凸起的焊点尽量拿掉。

就大致过程而言，首先需要在两侧表面同时制备绝缘介质层和铜触点，铜触点略高于介质以便后续连接，同时通过清洗和表面活化保证界面洁净和高活性。随后将芯片或芯片与基板进行亚微米级精密对准，使铜触点与介质开口准确对齐。在初步室温贴合阶段，介质层率先形成大面积机械接触，保证界面均匀性与贴合可靠性。随后通过退火，嵌入介质的铜触点发生固态扩散和冶金结合，形成高质量的铜-铜电连接，介质层则继续提供机械支撑与电绝缘保护，最终构成稳定的无凸点混合键合结构。

这也就是所谓“混合”两字的来源。它不是只靠铜，也不是只靠二氧化硅一类介质，而是把机械贴合和电气互连放在同一个界面里完成。

这样做的结果很直观。少了焊料凸点，芯片之间的垂直距离可以变短；连接点可以做得更密；互连路径更短，寄生电阻、电容和电感都更容易压低。对于 AI 芯片、缓存堆叠、高带宽存储和图像传感器这类场景，数据要在芯片之间大量传输，连接距离每缩短一点，整体成本都会变得不一样。

三、短互连带来的收益

混合键合真正改变的是芯片之间的互连密度和互连质量。

第一是 I/O 密度。微凸点要留出焊料、凸点高度和间距，继续缩小会越来越难。混合键合把铜焊盘嵌在平面界面里，可以把连接间距继续往更小尺度推进。同样面积里，芯片之间能开出更多通道。

第二是电气性能。传统焊点本身有高度，也有额外材料和界面，信号走过去不是没有代价。混合键合把路径压短，电阻电容和延迟都有机会下降。对高带宽互连来说，这也是系统能不能继续堆带宽、降功耗的关键因素之一。

第三是堆叠形态。没有微凸点和底部填充占据那么多空间，芯片堆叠可以更薄，热路径也有机会更直接。先进封装里很多东西最终都会回到热、功耗和良率，连接方式当然也逃不掉。

混合键合的优势也就在这里，距离、密度、功耗、带宽和厚度都能一起被重新压缩。

四、表面控制的挑战

优势当然也伴随代价。

微凸点方案里，芯片之间有一定间隙，底部填充材料还能容忍一部分微小不平整。混合键合则更像两块极干净、极平整的玻璃要贴在一起。中间多一粒颗粒，局部就可能贴不上；铜触点高度控制不好，铜对铜连接就可能不稳定；晶圆翘曲、芯片边缘形貌、热漂移和对准误差，也都会进入良率账本。

这就是为什么我们说混合键合把封装往前道制造推了一步。它需要 CMP 把表面磨平，需要清洗和等离子体活化控制界面状态，需要高精度键合设备完成对准，还需要退火让铜连接真正形成。听起来是在做封装，实际很多要求已经接近晶圆厂的表面控制逻辑。

五、封装的前道化

混合键合更应当说是先进封装发展到高密度互连之后不得不选择的一条路线。

过去封装更像后段组装：保护芯片、引出电极、连接基板、处理散热。到了 Chiplet、3D IC 这些场景，封装开始参与系统架构本身。芯片之间的距离、接口数量、带宽密度、热路径和功耗预算，都要在封装里被重新设计。它用苛刻的表面平整度、颗粒控制、对准精度和洁净环境，换来了更更短、更密、更低损耗的连接。这也是它被先进封装推到台前的根本原因。