先进封装基板迎来技术大变革：异构集成推动FCBGA、硅中介层、EMIB与RDL四大路线加速演进！

🔷TSV硅中介层、EMIB局部硅桥与Fan-Out RDL技术路线全面解析
🔷微凸点、精细线宽线距与混合键合推动Chiplet互连密度提升

系统介绍了异构集成技术的基本原理、五大封装基板技术路线、典型产业应用，以及未来封装基板的技术发展方向。

随着芯片设计从单片SoC逐步转向Chiplet异构集成，封装基板不再只是芯片的机械支撑和电气连接载体，而是决定多芯片互连密度、系统性能、封装尺寸与制造成本的重要技术平台。

该报告已收录至「芯联汇」知识星球，欢迎感兴趣的读者扫码加入学习~

一、Chiplet异构集成正在改变传统芯片设计与先进封装架构

传统半导体芯片主要采用单片SoC设计，将CPU、GPU、I/O及其他功能模块集成在同一块硅芯片上。然而，随着芯片面积不断扩大、先进制程制造成本上升，单片SoC在良率、成本和设计灵活性方面面临越来越明显的挑战。

报告指出，Chiplet异构集成可以通过功能划分（Chip Partition）和芯片拆分（Chip Split），将大型SoC分解为多个相对独立的小芯片，再通过先进封装技术重新集成为完整系统。

这种架构允许不同Chiplet采用不同的制造工艺。例如，高性能计算芯片可以采用先进制程，而I/O、模拟及其他功能芯片则可以采用相对成熟的工艺节点。

良率对比图表明，在其所采用的模型中，随着芯片面积增大，多Chiplet设计相较于单片芯片具有更好的良率表现。这也是Chiplet架构的重要经济驱动力之一。

异构集成的核心价值不仅在于降低制造成本，还在于缩短产品开发周期、提高设计灵活性，并实现不同工艺、材料和功能芯片的系统级集成。

因此，半导体产业的技术竞争正在从单纯依赖晶体管微缩，逐步扩展到芯片架构优化与先进封装协同设计。

二、有机封装基板仍然是异构集成最主要的技术平台

报告将有机封装基板（Organic Substrate）作为异构集成的重要技术路线，并通过AMD EPYC、苹果Apple Watch、AirPods Pro、汽车电子SiP及其他应用案例，说明有机基板在多芯片系统集成中的广泛应用。

有机封装基板具有工艺成熟、制造成本相对较低、适合大规模生产等优势，可以通过倒装芯片（Flip Chip）、表面贴装（SMT）、高密度互连（HDI）及多层布线技术，将处理器、存储器、射频芯片、电源管理芯片等不同功能器件集成在同一个封装系统中。

报告重点介绍了几种有机基板集成方式，包括传统2D倒装芯片集成、2.1D高密度有机封装，以及采用有机中介层的2.3D异构集成。其中，2.1D技术通过在有机基板上增加精细薄膜布线层，提高芯片之间的互连密度；2.3D技术则利用有机中介层，实现ASIC、FPGA与HBM等器件的高密度连接。

报告在趋势部分提出，约75%的异构集成应用将采用有机基板，其余约25%采用硅中介层、硅桥、扇出RDL或陶瓷基板等方案。

需要注意，这一比例属于报告提出的技术趋势判断，并非2026年的最新市场统计。

从技术发展方向来看，有机封装基板正在从传统芯片承载平台，向更高布线密度、更细线路间距及更复杂多芯片集成能力发展。

三、硅中介层与CoWoS推动GPU、HBM和高性能计算封装升级

随着高性能计算芯片对存储带宽、数据传输速率和互连密度的要求不断提高，传统有机基板在超高密度互连方面面临一定限制。

报告重点介绍了采用TSV硅通孔的硅中介层（Silicon Interposer）技术，以及台积电CoWoS封装架构。

在典型2.5D封装中，GPU、FPGA、ASIC和HBM等芯片通过微凸点连接到硅中介层，再由硅中介层通过封装基板连接到PCB。

硅中介层可以利用半导体制造工艺实现高密度再布线（RDL），为多个高性能芯片之间提供更高密度的互连通道。

报告列举了Xilinx Virtex-7 FPGA、AMD Fiji GPU、NVIDIA P100 GPU及台积电CoWoS等案例，说明硅中介层在高性能计算封装中的实际应用。

例如，报告中的Xilinx FPGA案例采用45μm间距微凸点，单颗FPGA具有超过50,000个微凸点，而硅中介层支持超过200,000个微凸点，体现出硅中介层在高I/O密度互连方面的技术优势。

与此同时，HBM通过TSV实现DRAM垂直堆叠，再与GPU或其他逻辑芯片进行2.5D集成，使存储器与计算芯片之间能够实现高带宽数据传输。

报告还介绍了台积电3DFabric平台，将SoIC、InFO和CoWoS等技术结合起来，展示了从2.5D并排集成向3D垂直堆叠发展的技术路径。

这部分内容说明，硅中介层、TSV、微凸点和混合键合等技术正在共同推动先进封装向更高互连密度与更复杂的系统级集成发展。

四、EMIB硅桥与无TSV中介层提供新的高密度互连方案

除了传统的全尺寸硅中介层，报告还介绍了另一条重要技术路线：无TSV硅中介层（TSV-less Interposer），其中具有代表性的方案是英特尔EMIB。

EMIB（Embedded Multi-Die Interconnect Bridge）通过在有机封装基板内部嵌入局部硅桥，实现相邻芯片之间的高密度互连。

与采用完整硅中介层的2.5D封装不同，EMIB不需要使用覆盖整个芯片区域的大面积硅中介层，而是在需要高密度互连的位置配置局部硅桥。

这种架构有助于减少对大面积硅中介层的依赖，同时保留关键芯片之间的高密度互连能力。

报告以英特尔Agilex FPGA为例，展示了FPGA与HBM通过EMIB进行互连的封装结构。此外，报告还介绍了台积电LSI（Local Silicon Interconnect）局部硅互连技术，以及应用材料公司的桥接式扇出封装结构。

这些技术虽然具体实现方式不同，但具有共同的设计思路：通过局部高密度互连结构，满足多芯片之间的高速数据传输需求。

这表明先进封装并不存在唯一的技术架构。未来不同产品可以根据芯片数量、I/O密度、封装尺寸及成本要求，选择完整硅中介层、局部硅桥或其他互连方案。

五、Fan-Out RDL与面板级封装为异构集成提供新的发展方向

报告的另一项重要内容，是扇出型再布线（Fan-Out RDL）技术在异构集成中的应用。

传统2.5D封装通常需要硅中介层、微凸点及相关连接结构，而Fan-Out封装可以通过模塑材料（EMC）和多层再布线结构，将不同芯片集成在同一个封装平台上。

报告介绍了eWLB、ASE FOCoS、台积电InFO，以及欣兴电子自身的Fan-Out RDL-First面板级混合基板技术。其中，Fan-Out技术的一个重要特点是可以通过RDL实现芯片之间的互连，从而在特定架构中减少对传统TSV硅中介层及部分微凸点结构的依赖。

报告还重点展示了欣兴电子的面板级混合基板方案（Panel-Level Hybrid Substrate）。该技术采用RDL-First工艺，首先制造高密度再布线结构，再进行芯片集成，通过精细线路实现多颗芯片之间的电气连接。

从技术方向来看，这种方案试图结合有机封装基板与高密度RDL的优势，在互连密度、封装尺寸、制造工艺及成本之间取得平衡。不过，Fan-Out封装也面临封装翘曲、材料热膨胀系数不匹配、焊点可靠性及工艺控制等问题。

报告通过FOCoS翘曲研究和热循环测试案例，说明先进封装不仅需要提高布线密度，还必须解决复杂材料结构带来的机械可靠性挑战。

因此，Fan-Out RDL、面板级封装及混合基板技术是异构集成值得关注的发展方向，但其应用仍然需要结合产品性能要求和制造条件进行评估。

六、未来异构集成基板竞争的关键是RDL线宽线距、互连密度与技术标准化

在报告最后的技术趋势与路线图部分，作者指出，异构集成基板的选择需要根据具体应用场景决定，而其中一个最重要的技术指标是再布线层（RDL）的金属线宽与线距（Line Width/Spacing，L/S）。

不同封装基板的制造工艺和互连能力存在差异，因此并不是所有应用都需要采用成本更高、布线密度更大的硅中介层。

对于普通系统级封装，有机基板仍然具有明显优势；对于需要极高互连密度的高性能计算芯片，硅中介层可能更适合；而局部硅桥和Fan-Out RDL则提供了其他技术选择。

报告同时强调，随着异构集成系统的复杂程度不断提高，未来产业发展还需要解决两个关键问题。

首先是Chiplet互连接口的标准化。报告提及DARPA CHIPS计划以及英特尔AIB接口，认为标准化有助于推动不同来源Chiplet的模块化集成和IP复用。

其次是EDA工具能力的提升。复杂异构集成系统涉及芯片功能划分、互连设计、封装结构及系统协同优化，需要更完善的电子设计自动化工具支持。

报告的基板技术路线图还将封装面积、基板引脚数量与互连能力联系起来，说明未来先进封装需要同时应对更大的封装尺寸、更高的I/O数量及更精细的线路设计要求。

因此，未来封装基板的竞争不仅是材料或制造工艺的竞争，更是高密度互连、系统设计、制造可靠性与产业标准化能力的综合竞争。

这份报告最值得关注的五大技术趋势

小编总结

Chiplet正在推动先进封装从传统的芯片连接技术，发展为决定系统级性能的重要技术平台；而有机基板、CoWoS硅中介层、EMIB硅桥、Fan-Out RDL与混合键合等不同技术路线，将围绕互连密度、封装尺寸、成本和可靠性形成多元化发展格局。

对于关注FCBGA封装基板、AI芯片、HBM和先进封装产业链的读者而言，这份报告最大的价值，是系统梳理了不同异构集成基板的技术原理及适用场景，为理解下一代高性能计算封装架构提供了重要参考。